삼성전자가 출하식까지 열고 '3나노 반도체' 첫 공개한 까닭은

고객사 중심 파운드리 업계서 공식 출하식 '이례적'
TSMC 역전 발판 마련할 핵심 기술 세계 최초 적용
수율 문제 우려 불식 위해 제품 전격 공개

25일 오전 경기도 화성시 삼성전자 화성캠퍼스에서 열린 '세계 최초 GAA 기반 3나노 양산 출하식'에서 관계자들이 웨이퍼를 공개하고 있다. 화성=뉴시스

"삼성전자는 이번 제품 양산으로 파운드리 사업에 한 획을 그었다. 무에서 유를 창조하는 혁신적인 결과다."

경계현 삼성전자 DS부문장 대표이사

삼성전자가 25일 세계 최초로 차세대 트랜지스터 GAA(Gate All Around) 기술을 적용한 3나노미터 파운드리(반도체 위탁생산) 제품 출하식을 열었다. 파운드리 사업은 철저하게 고객 중심의 기업 간 거래(B2B) 사업인 만큼 부품사가 제품 양산이나 공급을 언급하지 않는 것이 업계의 룰이다. 삼성전자가 이례적으로 출하식까지 개최한 것을 두고 업계에선 "외부에서 제기하는 부정적 우려를 지우고, 업계 1위 대만 TSMC사를 추격하겠다는 의지를 드러내기 위한 목적"이라고 해석했다.

삼성전자 경기 화성시 화성캠퍼스 V1라인에서 열린 이날 행사에는 이창양 산업통상자원부 장관, 협력사, 팹리스, 경계현 삼성전자 DS부문장 대표이사와 임직원 등 100여 명이 자리했다.

사실 삼성전자는 그동안 7나노, 5나노 등 파운드리 제품을 양산하면서 공식 출하식을 개최한 적이 없다. 내부에서 그동안 고생한 임직원을 격려하는 행사만 진행해왔다. 산업부 장관과 협력사 대표까지 불러 공개 행사를 연 이유를 두고 삼성전자 관계자는 "세계 최초 기술을 적용한 만큼 이를 기념하기 위한 행사를 마련했다"고 밝혔다.

여기서 말하는 '나노미터'는 반도체 회로의 선폭을 의미한다. 1나노미터는 10억분의 1미터로, 회로 선폭이 작을수록 같은 크기의 웨이퍼에서 더 많은 반도체를 생산할 수 있다. 한마디로 효율이 올라간다는 의미다. 문제는 3나노 수준까지 기술이 고도화되면서 전류의 흐름을 통제하는 것이 어려워졌다. 이에 삼성전자는 현재 전류가 흐르는 통로인 채널의 3면을 게이트가 감싸는 3차원(3D) 핀펫 구조를 극복한 GAA 구조를 3나노에 적용한 것이다. 삼성전자는 GAA 구조 연구를 2000년대 초부터 시작했다.

일본, 대만 '노골적 견제'에 삼성전자 '기술 초격차' 정면 대응

3나노 파운드리 양산에 참여한 파운드리사업부, 반도체연구소, 글로벌 제조&인프라총괄 주역들이 손가락으로 3을 가리키며 3나노 파운드리 양산을 축하하고 있다. 삼성전자

업계에서는 그러나 최근 삼성전자 3나노 양산을 두고 일본, 대만 등에서 나오고 있는 부정적 소식과 목소리를 정면 대응하기 위해서라고 해석하고 있다. 일본 닛케이는 "한국 반도체 소재·부품·장비에서 탈(脫)일본은 진행되지 않았을 뿐 아니라 삼성전자는 첨단 공정 경쟁에서 TSMC에 밀릴 것"이라며 "삼성전자가 3나노 칩을 처음 공급할 곳도 중국 암호화폐 채굴자들로, 최근 암호화폐 가치가 하락하고 있는 점을 감안하면 장기적으로 신뢰하기 어려운 공급처"라고 지적했다. 대만 디지타임스도 "삼성 파운드리에선 그동안 4, 5나노 공정 수율(양산품 비율)이 안정됐고 3나노 공정도 수율 문제를 성공적으로 해결해 예정대로 양산에 들어갈 것이라고 했지만 시장 관계자들은 여전히 이 같은 주장에 회의적"이라고 보도했다.

이들이 대놓고 삼성전자의 행보에 '딴지'를 거는 이유는 삼성전자 3나노 제품의 성공이 앞으로 파운드리 시장을 뒤흔들 수 있는 키포인트가 될 것이기 때문이다. 후발주자인 삼성전자가 처음으로 TSMC보다 앞선 기술력을 선보인 사례이기 때문이다. 특히 대만 TSMC와 손잡고 반도체 부활을 꿈꾸는 일본은 삼성전자에 메모리 시장을 뺏긴 전력이 있어 더 민감하게 반응할 수밖에 없다. 삼성전자는 1994년 도시바, 히타치 등 일본 기업보다 6개월 먼저 256M D램 제품을 선보이면서 '일본 천하'였던 메모리 반도체 시장의 주도권을 가져온 경험이 있다.

삼성전자는 이번 출하식에서 제품을 직접 공개하는 한편 수율 등 기술 개발 한계를 극복한 과정까지 설명하며 기술에 대한 자신감을 드러냈다. 회사에 따르면 이번에 선보이는 3나노 GAA 공정은 기존 5나노 핀펫 공정과 비교해 전력은 45% 절감, 성능 23% 향상, 면적은 16% 줄였다. TSMC는 2025년 양산 예정인 2나노 공정부터 GAA를 적용할 것으로 전해진다.

'반도체 초강대국 달성 전략' 추진하는 尹 정부 화답 목적도

윤석열 대통령이 지난달 7일 용산 대통령실 청사 영상회의실에서 열린 국무회의에서 반도체 포토마스크를 보고 있다. 대통령실 제공

윤석열 정부가 인력 양성, 인프라 구축 지원 등 반도체 산업 육성 의지가 강한 만큼 이에 화답하기 위한 목적에서 출하식을 개최했다는 시각도 있다. 정부가 약속한 반도체 지원책을 성공적으로 추진하기 위해선 다양한 이해 관계자들의 의견을 조율해야 하는 만큼 정부의 중장기적인 정책 이행 의지가 중요하다.

이창양 산업부 장관도 이날 축사에서 "치열한 미세공정 경쟁에서 앞서기 위해 삼성전자와 시스템반도체 업계, 소부장 업계가 힘을 모아달라"며 "정부도 민간 투자 지원, 인력 양성, 기술 개발, 소부장 생태계 구축에 전폭적인 노력을 아끼지 않을 것"이라고 말했다.

안하늘 기자 ahn708@hankookilbo.com